



PATENT ABSTRACTS OF JAPAN

(11)Publication number : 07-235847

(43)Date of publication of application : 05.09.1995

(51)Int.Cl.

H03G 3/20

H03G 3/30

(21)Application number : 06-027076

(71)Applicant : FUJITSU LTD

(22)Date of filing : 25.02.1994


(72)Inventor : IWAMOTO HIROAKI

(54) AUTOMATIC GAIN CONTROL CIRCUIT FOR DIGITAL MOBILE COMMUNICATION

(57)Abstract:

PURPOSE: To reduce a maximum required time needed for the convergence of a transient characteristic only to the utmost while keeping a steady-state characteristic in the convergence characteristic of AGC(automatic gain control) the same as that of a conventional control circuit.

CONSTITUTION: The control circuit is provided with a 3rd counter 3 that counts a prescribed value M smaller than a prescribed accumulated value N at which a 1st counter 1 counting an absolute value 1 of an output of an identification device 00 identifying the polarity of an error ERROR being a difference between an amplitude of reception output data and a reference amplitude is reset and that generates a signal R to reset the count M of the 1st counter 1 and with a bit operation section 4 deciding a setting value of a 2nd counter 2 one by one bit each depending on a count ($-M \rightarrow +M$) till the 1st counter 1 is reset. Then the bit operation section 4 operated by an output of the 3rd counter 3 only for a prescribed transient period after the start of control operates each output bit of a setting value of the 2nd counter 2 depending on the count ($-M \rightarrow +M$) of the 1st counter 1 to decide a step size of a control voltage V_c of a variable gain amplifier.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's
decision of rejection]

[Date of extinction of right]



(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

539748JP01 (4734)
引用文献 2 (F465-F472)
(11) 特許出願公開番号

特開平7-235847

(43) 公開日 平成7年(1995)9月5日

(51) Int.Cl. ⁸	識別記号	庁内整理番号	F I	技術表示箇所
H 0 3 G	3/20	A		
	3/30	B		

審査請求 未請求 請求項の数 2 O L (全 8 頁)

(21) 出願番号 特願平6-27076

(22) 出願日 平成6年(1994)2月25日

(71) 出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72) 発明者 岩元 浩昭

神奈川県川崎市中原区上小田中1015番地

富士通株式会社

(74) 代理人 弁理士 井桁 貞一


(54) 【発明の名称】 デジタル移動通信の自動利得制御回路

(57) 【要約】 (修正有)

【目的】 AGCの収束特性の中の定常特性は従来のままとし、過渡特性のみについて収束に要する最大所要時間を成る可く短くする。

【構成】 制御開始後の一定の過渡期間のみ、受信出力データの振幅値と基準振幅値の差の誤差ERRORの極性を識別する識別器00の出力の絶対値1を計数して第1カウンタ1がリセットされる所定の累積値Nよりも小さな一定値Mまで計数した時に、信号Rを発生し、第1カウンタの計数値Mをリセットする第3カウンタと、該第1カウンタのリセットされる迄の計数値(-M ~ +M)に応じて第2カウンタの設定値を1ビットずつ決定して行くビット操作部4とを具え、制御開始後の一定の過渡期間のみ、第3カウンタの出力により動作するビット操作部4が、第1カウンタの計数値(-M ~ +M)に応じて第2カウンタの設定値の各出力ビットを操作し、可変利得増幅器の制御電圧Vcのステップサイズを決定する。

本発明のデジタル移動通信の自動利得制御回路のブロック図の基本的な構成を示す原理図



【特許請求の範囲】

【請求項 1】 直交変調を用いたデジタル移動通信のバースト状の入力信号を、制御信号(Vc)で可変利得を制御して所定の振幅を出力する可変利得増幅器(20)と、其の出力を直交検波して同相と直交の成分を出力する直交検波器(30, 40, 50, 61, 62)と、其の出力のアナログの同相、直交の成分をデジタル信号に変換する A/D変換器(81, 82)と、其の出力のデジタルの同相、直交の成分の二乗和をとる二乗和回路(90)と、其の出力値と基準振幅値の差を取り(100) 其の誤差の極性を識別し+1又は-1を出力する識別器(00)と、其の出力を累積加算し予め定めた一定の正值(+N)以上又は負値(-N)以下となった時に各検出信号を出力すると同時に零値にリセットされる第1カウンタ(1) と、其の各検出信号により予め設定した値を一定値づつ加算又は減算する第2カウンタ(2) となるループフィルタ(110)と、其の出力値をアナログ信号に変換する D/A変換器(120) とから成り該D/A変換器の出力のアナログ信号を前記可変利得増幅器(20)の制御信号(Vc)とするデジタル移動通信の自動利得制御回路において、該ループフィルタ(110)の中に、制御開始後の一定の過渡期間のみ前記識別器(00)の検出信号の絶対値を計数して前記第1カウンタ(1) がリセットされる累積値(N) よりも小さな一定値(M)まで計数した時に、信号(R) を発生し前記第1カウンタ(1) の計数値(M) をリセットする第3カウンタ(3) と、該第1カウンタ(1) のリセットされる迄の計数値(-M ~+M)に応じて第2カウンタ(2) の設定値を其の上位ビットから下位ビットへ1ビットづつ決定して行くビット操作部(4) とを具え、制御開始後の一定の過渡期間のみ、第3カウンタ(3) の出力により動作するビット操作部(4) が、第1カウンタ(1) の計数値(-M ~+M)に応じて第2カウンタ(2) の設定値の各出力ビットを操作し、可変利得増幅器(20)の制御電圧(Vc)のステップサイズを決定することを特徴としたデジタル移動通信の自動利得制御回路。

【請求項 2】 前記第1カウンタ(1) の予め定めた一定の累積値(+N 又は-N)が、制御開始時には小さくて次第に大きくなる可変値であることを特徴とした請求項1記載のデジタル移動通信の自動利得制御回路。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、直交振幅変調(QAM)、直交位相変調(QPSK)等の直交変調方式を用いたデジタル移動通信の受信機が受信するバースト状の受信信号の自動利得制御(AGC)回路に関する。移動通信では、基地局又は中継局と、移動局との間の距離が時間的に変化する。この距離の変化は双方の局での受信信号電力の変化をもたらす。また、移動通信では例えば移動局の受信信号は、相手基地局との間の建物等で反射して来た多数の反射信号が重畳されて定在波が生じた中を移動局が通過して行くので、受信信号の大きさが時間的にランダム

に変動する所謂フェージングを生じる。また、直交変調のバーストを用いたデジタル移動通信では、その受信信号を直交検波したアナログ信号を A/D変換器にて変換したデジタルの受信ベースバンド、又は検波前のIF周波数のアナログ信号を A/D変換器でデジタル化した後に、デジタル的に等化(伝送路で生じた振幅および位相の歪み成分を取り除く)等の処理を行う事が検討され実用化されようとしている。従って、受信信号を A/D変換する前のアナログの受信信号の平均電力を A/D変換に最適値とする所謂最適化を行って置かないと、其の A/D変換器の出力の受信データが、A/D変換器にて発生した量子化誤差の中に埋もれてしまう場合がある。従ってデジタル移動通信の受信機には、入力バースト状の受信信号を増幅する可変利得増幅器の出力を自動的に所定の振幅とするように制御する自動利得制御(AGC)回路を必要とする。

【0002】

【従来の技術】 このデジタル移動通信の受信機のAGC回路の従来の構成例を図4に示す。図4の従来のAGC回路は、先ず、チャネルフィルタ10にて入力複数の周波数の受信信号の中から選別した自分の周波数(チャネル)の受信信号が、可変利得増幅器20にて適当レベルに増幅され、ハイブリッド(H)30にて互の位相差が90°の2信号に分割され、局部発振器40の出力そのままと、該出力の位相を90°移相器50にてシフトした出力の互の位相差90°の各搬送波を前記2信号の夫々に乗じる乗算器61, 62 とから成る直交位相検波器にて直交検波され所謂Iチャネルと、Qチャネルのアナログ信号を得て、各帯域フィルタ71, 72 で帯域制限され、各A/D変換器81, 82にてデジタル信号に変換され、復調出力としてデジタルの同相信号I chデータと直交位相信号Q chデータとが得られる。また、この復調出力のI chデータとQ chデータは、二乗和回路90で合成され、其の出力値は、加減算器100にて与えられた振幅基準値を減算して、出力として誤差(ERROR)を得る。この誤差(ERROR)は、ループフィルタ110Aであるランダムウォークフィルタ(RWF)へ入力され、このランダムウォークフィルタ(RWF)の出力が、D/A変換器120の入力のデジタル信号を決定する。そして此のD/A変換器120の出力のアナログ信号が、前記可変利得増幅器20の可変利得を制御する制御電圧Vcとなる。この従来のAGC回路のループフィルタである110AのランダムウォークフィルタRWFの構成を図5の(a)に示す。図5の(a)のランダムウォークフィルタRWFは、前記図4の加減算器100の出力の誤差(ERROR)を入力し、其の誤差の極性を識別し+1又は-1の値を出力する識別器(00)と、其の出力値+1又は-1を累積加算し初期値0から予め定めた正值+N又は負値-Nとなった時に、オーバーフロー又はアンダーフローの検出信号を出力すると同時にリセットされ初期値0に戻る第1カウンタ1と、その第1カウンタの出力のオーバーフロー/ア

ンダーフローの検出信号に従って、予め設定された値を一定値づつアップ又はダウンする第2カウンタ2 とから構成される。即ち、第1カウンタ1 の出力が若し正のオーバーフロー信号ならば、第2カウンタ2 のカウント値を+1し、負のアンダーフロー信号ならば、第2カウンタ2 のカウント値を-1する。以上の動作説明では、可変利得増幅器20の可変利得制御素子の制御電圧Vcに対する利得gの特性は、図5の(b)に示す様に、その制御電圧Vcが増大するにつれて、利得gが減少する様な特性を持っているものとしている。

【0003】

【発明が解決しようとする課題】上記の従来のAGC回路の収束特性例を図6に示す。横軸は、ループフィルタである110AのランダムウォークフィルタRWF が前記 A/D変換器81, 82 の各周期で処理した受信データのサンプル数であり、縦軸は、可変利得増幅器20の制御電圧Vcである。其の制御電圧Vcの初期値の設定、即ち図5の(a)ランダムウォークフィルタRWF の第2カウンタ2 に予め与える設定値により、制御電圧Vcが其の初期値から最終値となる迄の収束時間が決定される。制御電圧Vcの初期値と最終収束値との差（ダイナミックレンジに相当する）が大きくなればなる程、最終収束値に達する迄の収束時間が延びる。この事は、AGCのダイナミックレンジが増大すればする程、収束に要する時間が延びることを意味する。通信システムの各部の設計は、このAGCの収束に要する最大時間に合わせて、行われる。従って、AGCのダイナミックレンジを拡大することは、システムに、AGC収束の為に必要以上の過大な時間的余裕を持たせることになる。また、AGCの収束を速めようとして、図4のAGCの D/A変換器120 の分解能（入力のビット数）を下げると、制御が粗くて定常状態でのAGCの精度が充分に得られなくなるという問題があった。ここで、何故にAGCの収束を高速化する必要があるかを説明する。移動通信システムとしてデジタル式自動車電話（又は携帯電話）を仮定し、AGCは基地局の受信機のAGCを想定する。移動局の自動車電話のユーザーが発呼する場合、該移動局から基地局へ図7の移動局の送信出力の規格の様なフォーマットのバースト信号を送出する。この中の制御コード「CAC」と記された部分に、呼設定の為のデータが含まれていて、其のバーストの送信電力は、その下部に示す様に、略ゼロ（-60dBm）から急速に立上り、一定時間経過して再び急速に立下って略ゼロになる。この様なバースト使用の通信システムでは、受信AGCの収束が充分に高速でないと、このバーストのデータを正しく受信できない。この様な場合、基地局から移動局へ何の応答もしないのが普通である。移動局は、一定時間だけ、基地局から受信した旨の応答信号が来るのを待つ。一定時間内に此の応答信号が無い時は、再びバースト状の呼設定信号を送信する。つまり、基地局の受信機のAGCの収束が高速でないと、基地局

に対し移動局が呼設定信号を何度も送信する事になり、移動局の電源電力消費の面からも、基地局との間のトラフィックの面からも望ましくない。従って、この例の場合、基地局の受信機のAGCには高速の収束性が必要となる。

【0004】

【課題を解決するための手段】AGCの収束特性は、過渡特性と定常特性とに分かれる。本発明は、収束特性の中の定常特性は従来の特性のままとし、過渡特性のみについて収束するのに要する最大所要時間を成る可く短くすることを目的として、従来のAGCのループフィルタ110Aに改良を加えたもの110 であり、この目的達成のための本発明の自動利得制御回路のループフィルタ110 の基本構成は、図1の本発明のループフィルタの原理図、図4の従来のAGC回路の全体構成図を参照し、直交変調を用いたデジタル移動通信のバースト状の入力信号を、制御信号(Vc)で可変利得を制御して所定の振幅を出力する可変利得増幅器(20)と、其の出力を直交検波して同相と直交の成分を出力する直交検波器(30, 40, 50, 61, 62)と、其の出力のアナログの同相、直交の成分をデジタル信号に変換する A/D変換器(81, 82)と、其の出力のデジタルの同相、直交の成分の二乗和をとる二乗和回路(90)と、其の出力値と基準振幅値の差を取り(100) 其の誤差の極性を識別し+1又は-1を出力する識別器(00)と、其の出力を累積加算し予め定めた一定の正值(+N)以上又は負値(-N)以下となった時に各検出信号を出力すると同時に零値にリセットされる第1カウンタ(1) と、其の各検出信号により予め設定した値を一定値づつ加算又は減算する第2カウンタ(2)からなるループフィルタ(110)と、其の出力値をアナログ信号に変換する D/A変換器(120) とから成り該D/A変換器の出力のアナログ信号を前記可変利得増幅器(20)の制御信号(Vc)とするデジタル移動通信の自動利得制御回路において、該ループフィルタ(110)の中に、制御開始後の一定の過渡期間のみ前記識別器(00)の検出信号の絶対値を計数して前記第1カウンタ(1) がリセットされる累積値(N) よりも小さな一定値(M)まで計数した時に、信号(R)を発生し前記第1カウンタ(1) の計数値(M)をリセットする第3カウンタ(3) と、該第1カウンタ(1) のリセットされる迄の計数値(-M ~ +M)に応じて第2カウンタ(2) の設定値を其の上位ビットから下位ビットへ1ビットづつ決定して行くビット操作部(4) とを具え、制御開始後の一定の過渡期間のみ、第3カウンタ(3) の出力により動作するビット操作部(4) が、第1カウンタ(1) の計数値(-M ~ +M)に応じて第2カウンタ(2) の設定値の各出力ビットを操作し、可変利得増幅器(20)の制御電圧(Vc)のステップサイズを決定するように構成する。

【0005】

【作用】本発明のAGC回路のループフィルタ110 では、前段の減算器100 から入力された誤差(ERROR)の極

性を、従来通り識別器(00)で識別し、その正極性の時の+1または負極性の時の-1の出力値を第1カウンタ(1)で累積加算して行く、そして本発明で新設の第3カウンタ(3)は、自動制御の開始後の過渡期の一定時間だけ動作し、識別器(00)の出力(+1又は-1)の絶対値1の数をカウントして行き、或る定められた値M(第1カウンタの定常時の累積加算値Nよりも小さな一定値)に達した時に信号Rを出力する。この時、第1カウンタはリセットされる。リセットされる前に第1カウンタ(1)が送出する累積値(-M〜+M)は、第3カウンタ(3)から信号Rが出力されたタイミングで、識別器Dで其の極性が識別される。この識別器Dで識別された値は、第2カウンタ(2)の所定の設定値を表すビットを其の上位ビットから下位ビットへ1ビットづつ決定して行くビット操作部(4)へ送られる。ビット操作部(4)では、第1カウンタ(1)がリセットされる迄に送った計数出力(-M〜+M)に応じて第2カウンタ(2)の出力値を幾つ増やすか、幾つ減らすかが決定され、第2カウンタ(2)の出力値が決定される。この決定された第2カウンタ(2)の出力ビット値は、D/A変換器(120)でアナログ信号に変換され、前記可変利得増幅器(20)の制御信号(Vc)となり、新しい受信入力信号を可変利得増幅器(20)で処理し、その後、直交検波、A/D変換される動作をする。上記の処理を予め定められた過渡期間に相当する一定回数だけ処理し、その後の定常状態では、第3カウンタ(3)とビット操作部(4)とは動作しないで、従来通りの第1カウンタ(1)と第2カウンタ(2)のみのループフィルタ110A(ランダムウォークフィルタRWF)による動作が行われる。本発明のAGCでは、自動制御の開始後の過渡期の一定時間だけ、第3カウンタ(3)とビット操作部(4)を含む本発明のループフィルタ110を動作させることにより、制御電圧Vcの初期値から最終電圧値までの収束の時間が小さくなり、従来の技術で問題となっていたAGCのダイナミックレンジを大きく取ると、その収束時間が増大するという問題が解決されることになる。図2は、シミュレーションにより、本発明の新方式と従来方式の収束特性を比較したものであり、ループフィルタのみを、本発明のループフィルタ(図1)と従来のランダムウォークフィルタ(図5の(a))とにした場合を比較したものであり、その他の条件は同じとしている。図2の細い点線は、本発明による制御電圧Vcの収束特性(入力データを適当な長さで区切った20系列の各特性)であり、太い点線は、これら20系列の各収束特性の平均値である。そして下部の鎖線は従来方式による収束特性である。図2より、本発明による最終収束値までの収束時間は小さくなり其の改善は歴然としており、特に図示しないが、AGCのダイナミックレンジを大きく取ると、図2よりも更に良い改善効果が期待できる。

【0006】また、前記の第1カウンタ(1)に予め定め
る一定の累積値(+N又は-N)を、制御開始時には小さく

て次第に大きくなる可変値とすれば、制御電圧Vcの収束時間は更に短くすることが出来る。(請求項2)

【0007】

【実施例】図3に本発明の実施例のデジタル移動通信の受信機の自動利得制御回路を示す。図示しない前段で受信増幅され中間周波信号IFに周波数変換された受信IF信号が、チャンネルフィルタ10に入力する。チャンネルフィルタ10では、自チャンネルの受信信号のみが選別され、可変利得増幅器20にて増幅され、ハイブリッドH30にて2信号に分けられ、局部発振器40の出力そのままと、該出力の位相を90°移相器50にてシフトした出力の互の位相差90°の各搬送波を前記2信号の夫々に乗じる乗算器61,62とから成る直交位相検波器にて直交検波され所謂IチャンネルとQチャンネルのアナログのベースバンド信号となる。この両信号を、71,72のAAF(アンチエイリアジングフィルタ)で帯域制限し、A/D変換器81,82により、デジタルのIchの出力データと、Qchの出力データとを得る。このAAF71,72は、前記直交位相検波器にて発生した高調波を除去するフィルタをも兼ねている。この実施例ではA/D変換器81,82の出力のデジタルのIchとQchのデータのビット数である分解能を8ビットとしている。この8ビットパラレルの各出力データは、91,92のパラレル/シリアル変換器P/Sにてシリアルデータとなり、90のマルチプレクサMUXで時分割多重され、110のループフィルタ相当のデジタルシグナルプロセッサDSPに送られる。90のマルチプレクサMUXは、93のBTRの出力タイミングで送信データを送出した時、DSPの割り込み端子に割り込み信号INTを送ることにより、送信データを入力ポートに送出したことをDSPに知らせる。DSP側では、割り込み端子への割り込み信号INTにより、入力データが来たことを知り、所謂割り込み例外処理を行う。DSPは、割り込み例外処理として、図1に示す本発明の構成のループフィルタの動作を行うようなプログラムを、予めRAMに記述して置く。そしてD/A変換器120へ、出力のパラレルポート(OUT)により、8パラレルのデジタルデータを送出する。D/A変換器120では、110のDSPから送られて来たデジタルのデータをアナログ信号に変換し、基準電圧源を基にし、可変利得増幅器20の制御電圧Vcを生成する。この図3の実施例では、DSPは、そのデータの入力方法として割り込み例外処理を用い、そのデータの出力方法としてパラレル出力を用いているが、特に図示しないが、ソフトウェアによるDSPにより、シリアルI/Oなどを用いても良いし、また、DSPでなくハードウェアのランダムロジックやマイクロプロセッサMPUを用いても実現可能である。

【0008】

【発明の効果】以上説明した如く、本発明によれば、制御動作のダイナミックレンジを大きく保持したまま、制御の収束時間は従来のものより遙かに小さい自動利得制

御回路を実現することが出来て、デジタル移動通信の性能向上に大きく寄与する効果が得られる。

【図面の簡単な説明】

【図 1】 本発明のデジタル移動通信の自動利得制御回路のループフィルタの基本構成を示す原理図

【図 2】 本発明の実施例の自動利得制御回路の収束特性の説明図

【図 3】 本発明の実施例のデジタル移動通信の自動利得制御回路の全体構成図

【図 4】 従来のデジタル移動通信の受信機の AGC 回路の全体構成図

【図 5】 従来の AGC 回路の (a) ループフィルタ (ランダムウォークフィルタ) の構成図と、(b) 可変利得制

御素子の特性図

【図 6】 従来の AGC 回路の収束特性の一例を示す図


【図 7】 デジタル自動車電話の移動局の送信出力の時間応答の規格図

【符号の説明】

図 1 にて、00 は極性の識別器、1 は第 1 カウンタ、2 は第 2 カウンタ、3 は第 3 カウンタ、4 はビット操作部である。図 3 にて、10 はチャネルフィルタ、20 は可変利得増幅器、30 はハイブリッド H、40 は局部発振器、50 は 90° 移相器、61, 62 は乗算器、71, 72 は帯域制限のフィルタ AAF、81, 82 は A/D 変換器、90 は二乗和回路、100 は加減算器、110 はループフィルタ、120 は D/A 変換器である。


【図 1】

本発明のデジタル移動通信の自動利得制御回路のループフィルタの基本構成を示す原理図




【図 2】


本発明の実施例の自動利得制御回路の収束特性の説明図



本発明の実施例のデジタル移動通信の自動利得制御回路の全体構成図




従来のデジタル移動通信の受信機のAGC回路の全体構成図




【図 5】

従来のAGC回路のループフィルタ(ランダムウォークフィルタ)の構成図と可変利得制御素子の特性図

(a)ループフィルタ(ランダムウォークフィルタ)の構成図




(b)可変利得制御素子の特性図



【図 6】

従来のAGC回路の収束特性の一例を示す図



【図 7】

デジタル自動電話の移動局の送信出力の時間応答の規格図

